PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-087716

(43)Date of publication of application: 30.03.1999

(51)Int.CI.

H01L 29/786 H01L 21/336 G02F 1/136

(21)Application number: 09-237061

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

02.09.1997

(72)Inventor: HIDAKA KOJI

(54) THIN FILM TRANSISTOR DEVICE, FABRICATION THEREOF AND ARRAY SUBSTRATE FOR LIQUID CRYSTAL DISPLAY

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the mobility, the threshold voltage, or the like, due to fluctuation in the length of a lightly doped region by forming a first conductive layer as a gate interconnection layer through a gate insulation film, forming a second conductive layer on the first conductive layer, and then coating the side face of the first and second conductive layers with a third conductive layer. SOLUTION: A semiconductor layer 24 having a channel region 24a composed of polysilicon of a polysilicon thin film transistor 17, regions 24b, c doped lightly with P+ ions, a source region 24d heavily doped lightly with P+ ions, and a drain region 24e is formed on a transparent insulating substrate 23. A first conductive layer 27a of Al is then formed on the semiconductor layer 24 through a gate insulation film 26, a second conductive layer 27b of Ti is formed the conductive layer 27a and the side face of the first and second conductive layers 27a, 27b are coated

with a third conductive layer 27c thus forming a gate interconnection layer integrally with a scanning line.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

CEST MINISTE CON

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-87716

(43)公開日 平成11年(1999)3月30日


(51) Int.Cl. ⁶		識別記号		FI				W-1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	
H01L	29/786			H 0	1 L	29/78		616A	
	21/336			G 0	2 F	1/136	•	500	
G02F	1/136	500		H 0	1 L	29/78		612D	
								6 1 2 C	
								616M	
			審査請求	未請求	請求	項の数 6	OL	(全 8 頁)	最終頁に続く
(21)出願番号(22)出願日	}	特顯平9-237061 平成9年(1997)9月2日		(72)	出願人発明者代理人	株式会神奈川 日高 埼玉県 会社東	社東芝 川県川崎 浩二 海二 深谷市 で芝深谷	市幸区堀川町	9番2号 株式

(57)【要約】

【課題】 ポリシリコンTFTにおいて、半導体層のL DD長のばらつきによる特性のばらつきを防止し、液晶 表示装置の表示品位向上を図る。大表示画面の液晶表示 装置の配線抵抗値の増大による表示むらを防止し、表示 品位向上を図る。

【解決手段】 第3の導電膜43を異方形成し、第1及 び第2の導電層27a、27bの側面を覆う様に残され る第3の導電層27cをマスクにLDD領域24b、2 4 cのLDD長を規定する。走査線(図示せず)及びこ れと一体的に形成されるゲート配線層27を、アルミニ ウム (A1) からなる第1の導電層27aをチタン (T i) からなる第2の導電層27b及びタングステン

(W) からなる第3の導電層27cにて構成する。



16:浓晶表示较丑 17:ポリンリコッTFT 18:714基板 24: 羊草体層 19: 対向基板 21: 宋晶系环物 24a: ナッネル領域 26b,24c: LDD領域 24d: ソース領域 24e: Fi1y領域 27: ゲート配線層

【特許請求の範囲】

【請求項1】 絶縁性基板と、この絶縁性基板上に形成 されるポリシリコンからなり、チャネル領域及びこのチ ャネル領域を挟み前記ポリシリコンを低抵抗化してなる ソース・ドレイン領域並びに前記チャネル領域の両側に て前記チャネル領域と前記ソース・ドレイン領域との間 に介在される低不純物濃度領域からなる半導体層と、ゲ ート絶縁膜を介し前記チャネル領域上に形成されアルミ ニウム(A1)を主成分とする第1の導電層及び、この 第1の導電層に積層される第2の導電層並びに、前記低 10 不純物濃度領域上に形成され、前記第1及び第2の導電 層の側面を被覆する第3の導電層からなるゲート配線層 と、このゲート配線層上方にて前記絶縁性基板を被覆す る層間絶縁膜層と、前記ゲート絶縁膜層及び前記層間絶 縁膜層に形成される開口部を介し前記ソース・ドレイン 領域に接続されるソース・ドレイン配線層とを具備する 事を特徴とする薄膜トランジスタ装置。

1

【請求項2】 第2及び第3の導電層を、クロム(Cr)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、タンタル(Ta)の内の少なくとも1つの 20 金属を含む金属材料にて構成する事を特徴とする請求項1に記載の薄膜トランジスタ装置。

【請求項3】 絶縁性基板上に島状のポリシリコン層を 形成する工程と、このポリシリコン層上方にて前記絶縁 性基板上にゲート絶縁膜層を成膜する工程と、このゲー ト絶縁膜層を介し前記ポリシリコン層上方に第1の導電 膜及び第2の導電膜を連続成膜する工程と、前記第1及 び第2の導電膜を同時にパターン形成し第1の導電層及 び第2の導電層を形成する工程と、この第1及び第2の 導電層をマスクに前記ポリシリコン層にイオンドーピン 30 グし低不純物濃度領域を形成する工程と、この低不純物 濃度領域を形成する工程終了後前記第1及び前記第2の 導電層上に第3の導電膜を成膜する工程と、この第3の 導電膜を異方的に加工して前記第1及び第2の導電層の 側面のみを被覆する第3の導電層を形成する工程と、前 記第1及び第2並びに第3の導電層をマスクにして前記 ポリシリコン層にイオンドーピングしてソース・ドレイ ン領域を形成する工程とを具備する事を特徴とする薄膜 トランジスタ装置の製造方法。

【請求項4】 第1の導電膜をアルミニウム(A1)を 40 主成分とする金属にて構成し、第2及び第3の導電膜を クロム(Cr)、モリブデン(Mo)、タングステン (W), チタン (Ti)、タンタル (Ta)の内の少な くとも1つの金属を含む金属材料にて構成する事を特徴 とする請求項3に記載の薄膜トランジスタ装置の製造方法。

【請求項5】 絶縁性基板と、この絶縁性基板上に配置される第1の配線層と、この第1の配線層と交差するよう配線される第2の配線層と、前記第1及び第2の配線層の間にマトリクス状に配列される画素電極と、前記第 50

1及び第2の配線層の交点に配列され前記画素電極に接続されるスイッチング素子とを有し、対向電極を有する対向基板との間に液晶組成物を挟持することにより液晶表示装置を構成する液晶表示装置用アレイ基板において、

前記第1の配線層あるいは前記第2の配線層の内の少なくとも一方を、アルミニウム(AI)を主成分とする第1の導電層及び、この第1の導電層に積層される第2の 導電層並びに、前記第1及び第2の導電層の側面を被覆する第3の導電層にて構成する事を特徴とする液晶表示 装置用アレイ基板。

【請求項6】 絶縁性基板と、この絶縁性基板上に配置 される走査線層と、この走査線層と交差するよう配線さ れる信号線層と、前記走査線層及び前記信号線層の間に マトリクス状に配列される画素電極と、前記走査線層及 び前記信号線層の交点に配列されポリシリコンからなる チャネル領域及びこのチャネル領域を挟み前記ポリシリ コンを低抵抗化してなるソース・ドレイン領域並びに前 記チャネル領域の両側にて前記チャネル領域及び前記ソ ース・ドレイン領域の間に介在される低不純物濃度領域 からなる半導体層と、ゲート絶縁膜を介し前記チャネル 領域上に形成され前記走査線と一体的に形成されるゲー ト配線層と、このゲート配線層上方にて前記絶縁性基板 を被覆する層間絶縁膜層と、前記ゲート絶縁膜層及び前 記層間絶縁膜層に形成される開口部を介し前記ソース領 域及び前記画素電極間を接続するソース配線層と、前記 ゲート絶縁膜層及び前記層間絶縁膜層に形成される開口 部を介し前記ドレイン領域及び前記信号線間を接続する 前記信号線と一体的に形成されるドレイン配線層を有し 前記画素電極を駆動する薄膜トランジスタ装置とを有

対向電極を有する対向基板との間に液晶組成物を挟持することにより液晶表示装置を構成する液晶表示装置用アレイ基板において、

少なくとも一体的に形成される前記走査線層及びゲート 配線層を、アルミニウム(A I)を主成分とする第1の 導電層及び、この第1の導電層に積層される第2の導電 層並びに、前記第1及び第2の導電層の側面を被覆する 第3の導電層にて構成する事を特徴とする液晶表示装置 用アレイ基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ポリシリコン (P-Si) からなる半導体層を有する薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びにこの薄膜トランジスタ装置を用いてなる液晶表示装置用アレイ基板に関する。

[0002]

【従来の技術】液晶表示装置の駆動回路に用いる薄膜トランジスク装置(以下TFTと略称する。)として、高

移動度であり、良好な半導体特性を有することから、従来ポリシリコン(P-Si)からなる半導体層を有するポリシリコンTFTが開発されている。

【0003】このポリシリコンTFTは、オン状態で比較的大きなドレイン電圧を与えられた場合、半導体層のチャネル領域と、その両側の、不純物を高濃度注入し低抵抗化してなる、ソース・ドレイン領域との接合部分に電界が集中しやすく、この電界により、加速されたキリアであるホットエレクトロンやホットホールが発生されやすい。このホットエレクトロンやホットホールが発生されやすい。このホットエレクトロンやホットホールが発生された高いエネルギーを持つため、半導体層及びゲート配線層間を絶縁するゲート絶縁膜内部に侵入して蓄積圧を変動させ、その安定な動作を妨げたり、あるいはアバランシェ降下を起こしゲート絶縁膜やソース・ドレイン領域を破壊する等、ポリシリコンTFTの信頼性、耐久性を低下させるおそれを有していた。

【0004】そこでこのようなポリシリコンTFTの信頼性及び耐久性を向上し良好な特性を得るため、一般に、チャネル領域及びソース・ドレイン領域との間に、ソース・ドレイン領域よりも不純物濃度が低く、チャネル領域とソース・ドレイン領域の中間の抵抗値を有する低不純物濃度領域(以下LDD領域と略称する。)を形成し、チャネル領域及びソース・ドレイン領域との接合部分での電界集中を緩和し、ホットエレクトロンやホットホールの発生を防止するポリシリコンTFTが開発されている。

【0005】このLDD領域において、その長さである LDD長は、特開平5-7255号公報に開示されるように、0.1~0.5 μ m程度が望ましいとされる。これはLDD領域は、不純物の濃度を、チャネル領域とソース・ドレイン領域の中間に設定する事が重要とされ、LDD領域を設けない場合に、チャネル領域とソース・ドレイン領域との接合部分に形成されるキャリアに対する接触障壁を低下させ、電界集中を緩和させるものである事から、LDD領域が断面方向に長いと、ポリシリコンTFTの直列抵抗成分を下げるてしまうため、なるべく短い方が好ましいとされることによる。

【0006】具体的には特願平7-249835号公報に開示される様に、ソース・ドレイン領域の抵抗値は、ポリシリコンTFTのオン状態でのチャネル領域の抵抗値の2%以下である事が望ましい。この様な抵抗値を得るには、ポリシリコンTFTそのものの電解効果移動度やサイズにもよるが、ポリシリコンTFTのオン状態でのチャネルの抵抗値は $50 \text{ k} \Omega$ 程度なので、ソース・ドレイン領域の抵抗値は、 $1 \text{ k} \Omega$ 以下が良い。 LDD領域の電気抵抗率が 0.1Ω m程度とすると、LDD長は 0.5μ m以下が望ましい。又LDD長の下限は、製造時のプロセスの安定性、再現性を考えると 0.1μ m以上が望ましい。

【0007】そしてLDD領域を有するポリシリコンTFTを得るため従来は、図4に示すように製造されていた。即ち、

①図4 (イ)に示す様にガラス基板 I 上にアモルファスシリコン膜を積層し、レーザアニールにより、アモルファスシリコン膜をポリシリコン膜に結晶化し、マトリクス状にパターニングしポリシリコン膜からなる半導体層3を形成する。

【0008】②図4 (ロ) に示す様にゲート絶縁膜4、ゲート配線6を形成し、低ドーズにてリン (P+) イオンやホウ素 (B+) イオン等の不純物をドーピングし半導体層3にチャネル領域3-1、LDD領域3-2を形成する。

【0009】③図4 (ハ) に示す様に感光性レジストマスク7を形成し、高ドーズにてリン (P+) イオンやホウ素 (B+) イオン等の不純物をドーピングし半導体層3にソース・ドレイン領域3-3を形成する。

【0010】④図4(二)に示す様にマスク7を除去し、層間絶縁膜8を形成する。

【0011】⑤図4(ホ)に示す様にコンタクトホール 10a、10bを形成し、ソース電極12、ドレイン電 極13を形成し、LDD領域を有するポリシリコンTF T14装置を完成していた。

[0012]

【発明が解決しようとする課題】しかしながら上記の様にレジストマスクを用いてLDD領域を形成する場合、現状のフォトリソグラフィ技術では、レジストマスク形成時の重ね合わせの精度が $\pm 2\mu$ m程度の誤差を生じ、LDD長が $0.1\sim0.5\mu$ m程度が望ましいとされるにも拘わらず、ソース領域側とドレイン領域側とではLDD長が最大 2μ m程度異なる場合を生じ、このようなポリシリコンTFTでは、印可するドレイン電圧の極性により、トランジスタ特性が変わってしまい、液晶を安定に駆動出来ず、表示品位が劣化するという問題を生じていた。

【0013】一方液晶表示装置にあっては、の高精細且つ大表示画面の要求による大型化により、ポリシリコンTFTの配線層の配線抵抗が増大されると表示むらを生じる事から、配線層を低抵抗のアルミニウム(Al)で構成する装置の開発が進められている。しかしながらアルミニウム(Al)は腐食しやすく、又熱工程を経た場合にヒロックと呼ばれる凹凸が配線層周囲に生じ、配線間ショートを起こしやすいという問題を有している。そこで特開平6-120503号公報等に開示されるように配線層をアルミニウム(Al)膜と、アルミニウム(Al)を被獲するクロム(Cr)、モリブデン(Mo)、タングステン(W)、チクン(Ti)、タンクルでTa)あるいはこれらの合金からなる金属膜との間層構造にする事が提案されている。

【0014】そして従来このような配線層は、アルミニ

ウム (A I) 膜からなる配線層をフォトリングラフィ技術によりパターニングした後、更に他の金属を成膜しフォトリングラフィ技術によりパターニングして形成していた。

【0015】しかしながら、現状のフォトリソグラフィ技術にあっては、アルミニウム(Al)からなる配線層を他の金属で完全に被覆するためには、アルミニウム

 $(A\ 1)$ 配線層の線幅に比較して、他の金属の線幅を片側 2μ m程度以上大きくする必要が有り、結果として配線幅が増大され、液晶表示装置の開口率を低下することとなり、表示品位を低下させるという問題を有していた。

【0016】そこで本発明は上記課題を除去するもので、LDD長を微細且つ高精度に制御可能にする事により、ポリシリコンLDDの駆動特性を安定化し、良好な表示品位を有する液晶表示装置を得ると共に、アルミニウム(A1)を主成分とする配線層の信頼性及び耐久性を高め、低抵抗の配線層を有するポリシリコンTFTの実用化を図る事により、表示むらの無い、良好な表示品位を有する液晶表示装置を得られる、薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置用アレイ基板を提供することを目的とする。

[0017]

【課題を解決するための手段】本発明は上記課題を解決 するための第1の手段として、絶縁性基板と、この絶縁 性基板上に形成されるポリシリコンからなり、チャネル 領域及びこのチャネル領域を挟み前記ポリシリコンを低 抵抗化してなるソース・ドレイン領域並びに前記チャネ ル領域の両側にて前記チャネル領域と前記ソース・ドレ イン領域との間に介在される低不純物濃度領域からなる 半導体層と、ゲート絶縁膜を介し前記チャネル領域上に 形成されアルミニウム(AI)を主成分とする第1の導 電層及び、この第1の導電層に積層される第2の導電層 並びに、前記低不純物濃度領域上に形成され、前記第1. 及び第2の導電層の側面を被覆する第3の導電層からな るゲート配線層と、このゲート配線層上方にて前記絶縁 性基板を被覆する層間絶縁膜層と、前記ゲート絶縁膜層 及び前記層間絶縁膜層に形成される開口部を介し前記ソ ース・ドレイン領域に接続されるソース・ドレイン配線 層とを設けるものである。

【0018】又本発明は上記課題を解決するための第2の手段として、前記第1の手段において、第2及び第3の導電層を、クロム(Cr)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、タンタル(Ta)の内の少なくとも1つの金属を含む金属材料にて構成するものである。

【0019】又本発明は上記課題を解決するための第3 の手段として、絶縁性基板上に島状のポリシリコン層を 形成する工程と、このポリシリコン層上方にて前記絶縁 性基板上にゲート絶縁膜層を成膜する工程と、このゲー ト絶縁膜層を介し前記ポリシリコン層上方に第1の導電膜及び第2の導電膜を連続成膜する工程と、前記第1及び第2の導電膜を同時にパターン形成し第1の導電層及び第2の導電層を形成する工程と、この第1及び第2の導電層をマスクに前記ポリシリコン層にイオンドーピングし低不純物濃度領域を形成する工程と、この低不純物濃度領域を形成する工程と、この低不純物濃度領域を形成する工程と、この第3の導電層上に第3の導電膜を成膜する工程と、この第3の導電膜を異方的に加工して前記第1及び第2の導電層の側面のみを被覆する第3の導電層を形成する工程と、前記第1及び第2並びに第3の導電層をマスクにして前記ポリシリコン層にイオンドーピングしてソース・ドレイン領域を形成する工程とを実施する物である。

【0020】又本発明は上記課題を解決するための第4の手段として、前記第3の手段において、第1の導電膜をアルミニウム(A1)を主成分とする金属にて構成し、第2及び第3の導電膜をクロム(Cr)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、タンタル(Ta)の内の少なくとも1つの金属を含む金属材料にて構成するものである。

【0021】又本発明は上記課題を解決するための第5の手段として、絶縁性基板と、この絶縁性基板上に配置される第1の配線層と、この第1の配線層と交差するよう配線される第2の配線層と、前記第1及び第2の配線層の間にマトリクス状に配列される画素電極と、前記第1及び第2の配線層の交点に配列され前記画素電極に接続されるスイッチング素子とを有し、対向電極を有する対向基板との間に液晶組成物を挟持することにより液晶表示装置を構成する液晶表示装置用アレイ基板において、前記第1の配線層あるいは前記第2の配線層の内の少なくとも一方を、アルミニウム(AI)を主成分とする第1の導電層及び、この第1の導電層に積層される第2の導電層並びに、前記第1及び第2の導電層の側面を被覆する第3の導電層にて構成するものである。

【0022】又本発明は上記課題を解決するための第6 の手段として、絶縁性基板と、この絶縁性基板上に配置 される走査線層と、この走査線層と交差するよう配線さ れる信号線層と、前記走査線層及び前記信号線層の間に マトリクス状に配列される画素電極と、前記走査線層及 び前記信号線層の交点に配列されポリシリコンからなる チャネル領域及びこのチャネル領域を挟み前記ポリシリ コンを低抵抗化してなるソース・ドレイン領域並びに前 記チャネル領域の両側にて前記チャネル領域及び前記ソ ース・ドレイン領域の間に介在される低不純物濃度領域 からなる半導体層と、ゲート絶縁膜を介し前記チャネル 領域上に形成され前記走査線と一体的に形成されるゲー ト配線層と、このゲート配線層上方にて前記絶縁性基板 を被覆する層間絶縁膜層と、前記ゲート絶縁膜層及び前 記層間絶縁膜層に形成される開口部を介し前記ソース領 城及び前記画素電極間を接続するソース配線層と、前記

8

ゲート絶縁膜層及び前記層間絶縁膜層に形成される開口部を介し前記ドレイン領域及び前記信号線間を接続する前記信号線と一体的に形成されるドレイン配線層を有し前記画素電極を駆動する薄膜トランジスタ装置とを有し、対向電極を有する対向基板との間に液晶組成物を挟持することにより液晶表示装置を構成する液晶表示装置用アレイ基板において、少なくとも一体的に形成される前記走査線層及びゲート配線層を、アルミニウム(A 1)を主成分とする第1の導電層及び、この第1の導電層に積層される第2の導電層並びに、前記第1及び第2の導電層の側面を被覆する第3の導電層にて構成するものである。

【0023】上記構成により、ポリシリコンTFTにおいて、所望の微細且つ高精細なLDD長を容易に得る事ができ、ポリシリコンTFTの駆動の安定化を図れ良好な表示品位を得られる。又アルミニウム(A1)を主成分とする配線層のヒロックや腐食等を防止し、信頼性及び耐久性が高く且つ低抵抗の配線層の実用化を図れ、大型液晶表示装置への適用を図るものである。

[0024]

【発明の実施の形態】以下、本発明の実施の形態を図1 乃至図3を参照して説明する。16は、アクティブマトリクス型の液晶表示装置であり、駆動素子の半導体層としてポリシリコンを用いるトップゲート型のポリシリコンTFT17を有するアレイ基板18及び対向基板19の間に、配向膜20a、20bを介して液晶組成物21を保持すると共に偏光板22a、22bを有している。

【0025】ここでアレイ基板18の、ガラスあるいは石英等からなる透明な絶縁基板23上には、ポリシリコンTFT17のポリシリコンからなるチャネル領域24a、低ドーズのリン(P+)イオンがドーピングされるLDD領域24b、24c、高ドースのリン(P+)イオンがドーピングされるソース領域24d、ドレイン領域24eを有する半導体層24がパターン形成されている。

【0026】この半導体層24上には酸化シリコン膜(SiO2) からなるゲート絶縁膜26を介し、アルミニウム(AI) からなる第1の導電層27a、チタン(Ti) からなる第2の導電層27b、タングステン

(W)からなる第3の導電層27cで構成され、第1の 40 配線層であり走査線(図示せず)と一体的に形成されるゲート配線層27が形成されている。更に酸化シリコン膜(SiO2)からなる層間絶縁膜28を介して画素電極30が形成されている。

【0027】層間絶緑膜28上には、モリブデン/アルミニウム/モリブデン(Mo/Al/Mo)積層膜からなり、コンタクトホール31aを介しドレイン領域24 eに接続され、走査線(図示せず)と直交する第2の配線層で有る信号線(図示せず)と一体的に形成されるドレイン配線層32が形成され、更にモリブデン/アルミ 50

ニウム/モリブデン(Mo/Al/Mo)積層膜からなり、コンタクトホール3lbを介しソース領域24d及び画素電極30間を接続するソース配線層33が形成されている。又34は保護膜である。

【0028】一方対向基板19は、ガラスあるいは石英等からなる透明な絶縁基板36の全面に対向電極37及び保護膜38を有し、アレイ基板18との間に液晶組成物21を封入し、液晶表示装置16を構成している。

【0029】次にポリシリコンTFT17の製造方法について述べる。

【0030】(1)図3(イ)に示す様に絶縁基板23上にプラズマCVD法により厚さ30~100nmの非晶質シリコン(a-Si)を成膜した後、エキシマレーザアニール法により活性化し、ポリシリコン(P-Si)を形成し、更にフォトリソグラフィ工程により半導体層24をマトリクス状にパターニングする。

【0031】(2)(ロ)に示す様にプラスマCVD法により酸化シリコン膜(SiO2)を厚さ100nm成膜しゲート絶縁膜26を形成する。

【0032】(3)(ハ)に示す様にスパッタリング法によりアルミニウム(Al)からなる第1の導電膜41を400nm、更にチタン(Ti)からなる第2の導電膜42を50nm連続成膜する。

【0033】(4)図3(二)に示す様にフォトリソグラフィ工程により第1及び第2の導電膜41、42をパターニングし第1及び第2の導電層27a、27bを形成する。

【0034】(5)図3(ホ)に示す様に第1及び第2の導電層27a、27bをマスクとしたイオン注入法により、半導体層24に低ドーズにてリン(P+)イオンあるいはホウ素(B+)イオンをドーピングし、LDD領域24b、24cを形成する。

【0035】(6)図3(へ)に示す様にスパッタリング法によりタングステン(W)からなる第3の導電膜43を水平面で500nmとなるよう成膜する。一般的なスパッタリング法では、水平面に比し垂直面では成膜厚が薄くなり、垂直面への成膜厚は条件により異なるが、この時の第1及び第2の導電層27a、27bの側面に成膜される第3の導電膜43の厚さは300nmとなり、この第3の導電膜43の垂直面の厚さがLDD長を決定する。

【0036】(7)図3(ト)に示す様に第3の導電膜43をトリフルオロブロモメタン/酸素(CF3Br/O2)を用いるリアクティブイオンエッチング法により形成する。このトリフルオロブロモメタン/酸素(CF3Br/O2)を用いると、側面部にはプラズマ重合によるポリマーが堆積するためエッチングが妨げられエッチング形状は異方的となる。これにより、第1及び第2の導電層27a、27bの側面のみにタングステン

(W) からなる第3の導電層27cを残す事が出来る。

これら第1万至第3の導電層27a~27cによりゲート配線層27が形成される。

【0037】 (8) 図3 (チ) に示す様に第1万至第3 の導電層27a~27cをマスクとしたイオン注入法により、半導体層24に高ドーズにてリン (P+) イオン あるいはホウ素 (B+) イオンをドーピングし、ソース・ドレイン領域24d、24eを形成する。これにより断面方向で第3の導電層27cの幅である、0.3 μ m のLDD長が高精度に規定され、長さの揃った微細なLDD構造の半導体層24が形成される。

【0038】 (9) 図3 (リ) に示す様にプラスマCV D法により酸化シリコン膜 (SiO2) を厚さ500 n m成膜し層間絶縁膜28を形成する。

【0039】 (10) 図3 (ヌ) に示す様にHF (フッ化水素酸) 系エッチャントを用いたエッチングによりコンタクトホール31a,31bを形成する。この時、ゲート配線層27のアルミニウム (Al) からなる第1の導電層27aは、第2及び第3の導電層27b、27cのチタン (Ti)、タングステン (W) に覆われており、エッチングによる腐食を防止される。

【0040】(11)図3(ル)に示す様にスパッタリング法により、インジウム錫酸化物(以下ITOと略称する。)を厚さ100nm成膜し、フォトリソグラフィ工程により画素電極30をパターン形成する。

【0041】(12)図3(ヲ)に示す様にスパッタリング法によりモリブデン/アルミニウム/モリブデン (Mo/AI/Mo)積層膜を50nm/500nm/50nm連続成膜し、フォトリングラフィ工程によりソース配線層33及び、図示しない信号線と一体的に形成されるドレイン配線層32をパターン形成し、ポリシリコンTFT17を完成する。

【0042】この様に構成すれば、半導体層24のLD D領域24b、24cのLDD長が、フォトリソグラフィ技術により形成されるマスクを用いることなく、第3の導電膜43を異方的に加工してなりゲート配線層27の第1及び第2の導電層27a、27bの側面を覆う第3の導電層27cの垂直面の厚さにより微細且つ高精度に規制されるので、従来生じていたLDD長のばらつきを防止出来、所望のLDD長を容易に得られ、ポリシリコンTFT17は、移動度やしきい値電圧等のばらつき40を生じることなく、安定した駆動特性を得られ、液晶表示装置16の表示品位の向上を図れる。

【0043】又、走査線(図示せず)及びこれと一体の ゲート配線層27、ソース配線層33、信号線(図示せ ず)及びこれと一体のドレイン配線層32のすべての配 線層が低抵抗のアルミニウム(A1)を主成分とすると 共に、走査線(図示せず)及びこれと一体のゲート配線 層27にあっては、アルミニウム(A1)からなる第1 の導電層27aをチタン(Ti)からなる第2の導電層 27b及びタングステン(W)からなる第3の導電層250 7 c で被覆していることから、コンタクトホール3 l a, 3 l b 形成時に腐食を生じたり、加熱加工事にヒロックを生じる事無く、信頼性及び耐久性を損なう事無く配線層の低抵抗化を実現出来、液晶表示装置 1 6 の大表示画面化も可能とされる。

10

【0044】しかも、アルミニウム(A1)からなる第1の導電層27aを、チタン(Ti)及びタングステン(W)にて被覆してなる走査線(図示せず)及びこれと一体のゲート配線層27は、フォトリングラフィ技術による形成時に比し、線幅を細く出来、液晶表示装置16の開口率の向上も図れる。

【0045】尚本発明は上記実施の形態に限られるものでなく、その趣旨を変えない範囲での変更は可能であって、例えば、第1の導電層はアルミニウム (Al) に限定されず、アルミニウム (Al) を主成分としていれば、シリコン (Si)、銅(Cu)、タングステン

(W)、チタン(Ti)、タンタル(Ta)等との合金であっても良いし、第2の導電層も、アルミニウム(Al)より高い融点を有するクロム(Cr)、モリブデでも良く、又、層構造も単層に限らず、複数層としても良いし、第1の導電層にあっては、チタン(Ti)層あるいは、チタン/チッ化チタン(Ti/TiN)の積層の上にアルミニウム(Al)を主成分とする金属層を積層する等しても良いし第3の導電層も、アルミニウム(Al)より高い融点を有するクロム(Cr)、モリブでもりより高い融点を有するクロム(Cr)、モリブでも良い。更にこれら導電膜を含む配線層の成膜方法もスパッタ法に限らず、CVD法や真空蒸着法等であっても良い、その膜厚も必要に応じて任意である。

【 0 0 4 6 】 更に第3の導電膜をエッチングする際のエッチングガスも限定されず、トリフルオロ/酸素(C H F 3 / O 2) ガス等でもよく、第3の導電膜の金属に応じてより適正なガスを用い、例えばモリブデン(Mo)であればタングステン(W)に用いるのと同様の反応ガスが適当とされ、クロム(Cr)、チタン(Ti)、タンタル(Ta)であれば、塩素系(C 1 2)のガスが適当とされる。

[0047]

【発明の効果】以上説明したように本発明によれば、第3の導電膜を異方的に加工し、第1及び第2の導電膜の側面にのみ残し、この第3の導電膜をマスクにLDD領域を規定することにより、フォトリングラフィ技術に比し、微細且つ高精度なLDD長を容易に得られ、従来生じていたLDD長のばらつきによる移動度やしきい値電圧等のばらつきを防止出来、安定した駆動特性を有するポリシリコンTFTを得られ、液晶表示装置の表示品位を向上できる。

【0048】又アルミニウム(A1)を主成分とする第 1の導電層を耐久性の良い金属からなる第2、第3の導 電層で被覆してなる配線層を用いる事により、低抵抗で 有りながら腐食やヒロックを生じることなく信頼性、耐 久性に優れ且つ配線幅の狭い配線を得られ、大表示画面 の液晶表示装置への適用においても、表示むらを生じた り開口率低下を生じること無く良好な表示品位を得ら れ、大型液晶表示装置への適用も可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態の液晶表示装置を示す概略 断面図である。

【図2】本発明の実施の形態のポリシリコンTFTを示 10 す概略断面図である。

【図3】本発明の実施の形態のポリシリコンTFTの製造工程を示し、(イ) はその半導体層のパターニング時、(ロ) はゲート絶縁膜形成時、(ハ) は第1及び第2の導電膜形成時、(ニ) は第1及び第2の導電層のパターニング時、(ホ) はLDD領域のドーピング時、

(へ) は第3の導電膜成膜時、(ト) は第3の導電層の 異方形成時、(チ) はソース・ドレイン領域ドーピング 時、(リ) は層間絶縁膜形成時、(ヌ) はコンタクトホ ール形成時、(ル) は画素電極形成時、(ヲ) はソース 配線層及びドレイン配線層形成時を示す概略説明図であ る。

【図4】従来のポリシリコンTFTの製造工程を示し、 (イ) はその半導体層のパターニング時、(ロ) はLD D領域ドーピング時、(ハ) はソース・ドレイン領域ド ーピング時、(二)は層間絶縁膜形成時、(ホ)はソース電極及びドレイン電極形成時を示す概略説明図である。

12

【符号の説明】

16…液晶表示装置

17…ポリシリコンTFT

18…アレイ基板

19…対向基板

21…液晶組成物

2 4 … 半導体層

24 a …チャネル領域

24b、24c…LDD領域

24 d … ソース領域

24e…ドレイン領域

.26…ゲート絶縁膜

2 7 …ゲート配線層

27a…第1の導電層

27b…第2の導電層

27 c…第3の導電層

31a、31b…コンタクトホール

3 2 … ドレイン配線層


33…ソース配線層

41…第1の導電膜

42…第2の導電膜

43…第3の導電膜

【図1】



16:浓晶表示装置 19: 対何基板


17: ポリシリコッTFT

18:711基板 24: 半等体層

19: 対向基板 21: 液晶素成物 24: 半導体層 24a: ナッネル領は 24b,24c: LDD 領域 24d: ソース 領域

24e: テレイン領域 27: ゲート配線層

[図2]



27a:第1の事章層 27b:第2の尊章層 27c:第3の尊章層

(a) 27b 27a 27b 27a 27b 27a 2b 26 27b 27a 2b 2c 2c 2b 2c 2b

フロントページの続き

(51) Int.C1.6

識別記号

F I H O 1 L 29/78

6 1 6 V 6 1 7 M